功能布局工具Actel为其ProASIC Plus FPGA提升Libero集成设计环境_我的网站

功能布局工具Actel为其ProASIC Plus FPGA提升Libero集成设计环境

点击:
三星手机TD-SCDMA2009天津手机展圆满落幕转270度.180度出现'啪'声晌???求救啊.大虾们???????解决方案开发商套件德州仪器免费软件协议栈为大众市场带来ZigBee™技术英特尔处理器产品AMD高层为英特尔解读四核:“只是时间占先”机械式气阀的清扫和加油的顺序存储器器件树状美光新推出三重内容可寻址存储器光纤带宽信号Altera宣布光纤互连FPGA产品计划商业部半导体韩国韩国前商业部副部长新任Hynix半导体公司CEO包络功率放大器射频Hittite全新推出均值检波器HMC1021LP4E
(华强电子世界网讯)Actel公司推出全新的Actel Libero™集成设计环境 (IDE) 5.0版本,用于设计和开发其现场可编程门阵列(FPGA)系列产品。新设计套件具有Synplicity®和Actel的增强综合与布局布线工具,可为Actel的Flash为基础ProASIC Plus系列产品,提供超过60%的性能提升。Actel的Designer v5.0是包含于Libero IDE的设计工具套件,为设计人员带来新的功能,包括功能全面的ChipPlanner用于用户驱动器件布局和强大的Multi-View Navigator图形接口。Libero IDE v5.0还具有扩展的接口功能,可连接至外部工具,如Mentor Graphics的Precision和LeonardoSpectrum综合工具、Synplicity的Synplify Pro®综合软件和Actel的编程和调试工具。

Libero IDE v5.0备有Synplicity的Synplify® 7.3软件,对Actel FPGA系列产品的多项成果质量 (QoR) 增强和改进性能。新版本Libero工具套件还具有多项功能性和易用的改进,并通过SynaptiCAD的WaveFormer Lite v9.0和Mentor Graphics的ModelSim® v5.7产品提供。

Actel Designer v5.0软件包含多项易用的升级功能,包括ChipPlanner和Multi-View Navigator。ChipPlanner是用户驱动器件布局的综合图形接口,能协助设计人员通过区域管理、逻辑布局、I/O分配和路由设定,在最优设计密度和性能之间实现最佳的折衷方案。新增的Multi-View Navigator可同时显示ChipPlanner、Netlist、Package、I/O Attributes、Hierarchy和Log Window的图象,为设计人员提供全面而有效的设计管理方法。此外,Designer v5.0还改进了布局和布线功能,为Actel FPGA提供高达15%的额外性能升级。

Actel Libero IDE v5.0集成设计环境备有三种版本:Platinum(白金)、Gold(金)和Silver(银)。Libero Silver 和Platinum评估版可从Actel网站免费下载,供合资格的设计人员分别使用一年和45天。Designer v5.0 Gold和Designer Platinum评估版也可让用户从Actel网站免费下载。(编辑 草色)
核电中国利润率2011年PV市场保持强劲上升套件传感器感应赛普拉斯推出PSoC无线环境感应套件CY3271-EXP1行业摘要价格电子早九点:我国多晶硅行业大洗牌半导体库存芯片全球芯片库储备处于告急状态放大器运算放大器性能ADI公司推出前所未有的超低噪声超低失真高速运算放大器半导体融资计划新进半导体再启IPO 欲登纳市融8600万美元飞利浦色温组件美国将推出依靠惰性液体散热新型LED替代灯成都落子中国电子早9点:德州仪器与成芯的交易背后手机苹果无线电iPhone在内地获五年准入期限

0.34824991226196 s